Entradas

Mostrando las entradas de 2021

▷ Practice 3 #TSCLAB: Activation of Transistor 1 and Reading of temperature sensor 1 and 2

Imagen
⭐⭐⭐⭐⭐   Practice 3 #TSCLAB:  Activation of Transistor 1 and Reading of temperature sensor 1 and 2 Github Repositories ▷  #TSCLab #TCLab #ESP32 #Arduino #Control #MACI When using this resource, please cite the original publication: Víctor Asanza, Kevin Chica-Orellana, Jonathan Cagua, Douglas Plaza, César Martín, Diego Hernan Peluffo-Ordóñez. (2021). Temperature and Speed Control Lab (TSC-Lab). IEEE Dataport. https://dx.doi.org/10.21227/8cty-6069 Objetivo general: Guardar las mediciones obtenidas con ayuda de Cool Term y exportarlas en un archivo  comma-separtaed-values  (csv). Objetivos específicos: Guardar los datos de las lecturas realizadas con el heater 2 activado. Materiales: Programa Cool Term PCB de Temperature Control Lab (TSC-Lab) TSC-Lab 3D view Introducción: Para esta práctica, el sistema sigue sin tener retroalimentación, es decir, es en lazo abierto ya que simplemente se está midiendo el cambio de temperatura conforme los heaters estén activados o desactivados y esto depend

▷ Performance Comparison of Database Server based on SoC FPGA and ARM Processor

Imagen
⭐⭐⭐⭐⭐ Performance Comparison of Database Server based on #SoC #FPGA and #ARM Processor from Victor Asanza ➡️ #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ➡️  2021 IEEE Latin-American Conference on Communications #LATINCOM ➡️  Presented by: Rebeca Estrada ⭐  Read full paper:  https://ieeexplore.ieee.org/document/9647742 ⭐  Source code repository:  https://github.com/VHDL-Digital-Systems/Sistema_gestion_base_de_datos_FPGA_HPS_DE10Standard When using this resource, please cite the original publication: V. Asanza, R. Estrada, J. Miranda, L. Rivas and D. Torres, "Performance Comparison of Database Server based on SoC FPGA and ARM Processor," 2021 IEEE Latin-American Conference on Communications (LATINCOM), 2021, pp. 1-6, doi: 10.1109/LATINCOM53176.2021.9647742. ✅ Video of the talk: ✅ Conference content: Published in Introduction Dataset Methodology Results Conclusions Repository For more information ✅  References: Tun, S. Y. Y., Madanian, S., Mirza, F

▷ SOLUCIÓN EXAMEN SISTEMAS DIGITALES 2, 1er Parcial (2021PAO2)

Imagen
⭐⭐⭐⭐⭐ SOLUCIÓN EXAMEN SISTEMAS DIGITALES 2, 1er Parcial (2021PAO2) from Victor Asanza ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI-VHDL Repositorio con los archivos VHDL de la pregunta: https://github.com/vasanza/DigitalSystems/tree/2021PAO2/2021_PAO2_1P_Examen La siguiente partición funcional que incluye una Maquina Secuencial Sincrónica (MSS) y tres registros de sostenimiento, debe realizar el ingreso de datos a cada uno de los registros y luego permitirá encontrar el valor máximo y mínimo ingresado. Además, cada uno de los registros indicados es de 8 bits para mostrar los valores encontrados de máximo (Qmax) y mínimo (Qmin) serán de 8 bits cada uno. El sistema digital funciona con una MSS modelo Moore de la siguiente forma: La MSS luego de ser reiniciado empieza en el estado inicial. El Sistema Digital en el estado inicial, esperará que el usuario presione y suelte la tecla Start dos veces, luego de lo cual esperará

▷ Zynq UltraScale+ MPSoC

Imagen
 ⭐⭐⭐⭐⭐ Zynq UltraScale+ MPSoC ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI-VHDL Los dispositivos Zynq® UltraScale+™ MPSoC ofrecen escalabilidad de procesador de 64 bits a la vez que combinan el control en tiempo real con motores blandos y duros para el procesamiento de gráficos, vídeo, formas de onda y paquetes. Construidos sobre una plataforma común de procesador en tiempo real y lógica programable, tres variantes distintas incluyen dispositivos de doble procesador de aplicaciones (CG), dispositivos de cuádruple procesador de aplicaciones y GPU (EG), y dispositivos de códec de vídeo (EV), creando posibilidades ilimitadas para aplicaciones como 5G Wireless, ADAS de próxima generación e Internet de las cosas industrial. Zynq UltraScale+ EV Video Codec Enabled for Multimedia and Embedded Vision Quad Arm Cortex-A53 Dual Arm Cortex-R5F 16nm FinFET+ Programmable Logic Arm Mali-400MP2 H.264/H.265 Video Codec Genesys ZU: Zynq Ultra

▷ Practica 3 #2PEM100A: Mostrar Datos via Internet

Imagen
⭐⭐⭐⭐⭐ Practica 3 #2PEM100A: Mostrar Datos via Internet  ▷ #2PEM100A #MyDataLab #ESP32 #Arduino #EnergyMeter When using this resource, please cite the original publication: Adrian Bazurto, Víctor Asanza, Ronald Reyes, Douglas Plaza, Diego Hernan Peluffo-Ordóñez,    November 19, 2021, "2 PHASE ENERGY METER 100A (2PEM-100A)", IEEE Dataport, doi: https://dx.doi.org/10.21227/6f3r-t917.s Objetivo general: Aprender sobre visualizacion de datos inalambricamente. Objetivos específicos: Realizar mediciones con el sensor PZEM004T. Conectar ESP32 a una Red WiFi. Mostrar mediciones en una interfaz web. Repositorio: https://github.com/avbazurt/Simulacion_Sistemas_Electricos Materiales: Medidor de Consumo Energético  Punto Acceso WiFi Introducción: Hasta ahora hemos logrado obtenido las mediciones de nuestro sensor PZEM004T y mediante cable conectado a la PC visualizar los datos en la terminal y guardar los datos en un Excel. Estas opciones son muy buenas, sin embargo, presentan un inconven