Electronics

  ⭐⭐⭐⭐⭐ EyeTracker Classification of subjects with Parkinson's using Machine Learning #ML based on #FPGA ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI-VHDL 🥇   Publication: Asanza, V., Sánchez-Pozo, N. N., Lorente-Leyva, L. L., Peluffo-Ordóñez, D. H., Loayza, F. R., & Peláez, E. (2021). Classification of Subjects with Parkinson’s Disease using Finger Tapping Dataset.  IFAC-PapersOnLine, 54(15), 376-381. ✅  Objectives: Caracterizar las señales EEG y EMG en el dominio del tiempo. Comparar el desempeño de uno o más algoritmos de clasificación. Medir los tiempos de procesamiento, % de CPU utilizado y % de memoria utilizada, en el procesador NIOSII, ARM ó ambos, según sea el caso (radar chart). ✅  Goals: Implementar un Sistema Embebido basado en #FPGA que lea datos preprocesados (.csv o .mat) almacenados en memoria Double Data Rate 3 Synchronous Dynamic Random-Access Memory #DDR3_SDRAM, el acceso se lo realizará a través

  ⭐⭐⭐⭐⭐ Writing letters through eye movement using Machine Learning #ML based on #FPGA ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI-VHDL ✅  Objectives: Adquisición de señales #EMG producidas por el movimiento ocular. Caracterizar las señales #EMG en el dominio del tiempo. Comparar el desempeño de uno o más algoritmos de clasificación. Medir los tiempos de procesamiento, % de CPU utilizado y % de memoria utilizada, en el procesador NIOSII, ARM ó ambos, según sea el caso (radar chart). ✅  Goals: Implementar un Sistema Embebido basado en #FPGA que adquiera señales de Electromiografía #EMG durante la ejecución de movimiento ocular, las señales #EMG serán almacenados en memoria Double Data Rate 3 Synchronous Dynamic #Random_Access_Memory #DDR3_SDRAM, el acceso se lo realizará a través del Hard Processor System #HPS. El proceso de entrenamiento del clasificador podrá ser realizado en computador convencional, luego el modelo entren

  ⭐⭐⭐⭐⭐ Sensor networks for agriculture based on #FPGA ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI-VHDL ✅  Objectives: Adquirir señales de dos fotorresistencias #LDR situadas en un panel fotovoltaico. Controlar la posición angular del panel fotovoltaico hasta que el valor de las dos #LDR sean iguales. Medir los tiempos de procesamiento, % de #CPU utilizado y % de memoria utilizada, en el procesador #NIOSII, #ARM ó ambos, según sea el caso (radar chart). ✅  Goals: Implementar un Sistema Embebido basado en #FPGA con la capacidad de mover un panel fotovoltaico y sea capaz de almacenar las lecturas de dos fotorresistencias en memoria Double Data Rate 3 Synchronous Dynamic Random-Access Memory #DDR3_SDRAM, el acceso se lo realizará a través del Hard Processor System #HPS. El proceso de ajuste de los parámetros proporcional, integral y derivativo del controlador PID podrá ser realizado en computador convencional utilizando herram

⭐⭐⭐⭐⭐ LECCIÓN SISTEMAS DIGITALES 2, 2do Parcial (2020 PAO 2) C4 from Victor Asanza ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/DigitalSystems Dado el siguiente “Sistema Digital de extracción de características (Mean, Max, Min) de 255 datos de 8bits” visto completamente en clase, que utiliza datos almacenados en memoria #RAM, revisar la tabla que indica lo que cada estudiante debe obtener y luego realizar lo siguiente: ✅ Indique que bloques #MSI no utilizará (20%) ✅ Dibujar los elementos #MSI con sus señales que a usted le harían falta (40%) ✅ Redibujar completamente la MSS (Incluyendo las señales originales, quitando las que no necesita y agregando las señales para los bloques MSI que usted agregará) (40%) ➡️ SISTEMA DIGITAL DE EXTRACCIÓN DE CARACTERÍSTICAS ➡️ #ASM ➡️ PARTICIÓN FUNCIONAL Video: Sistema Digital completo + RAM ⭐⭐⭐⭐⭐ Diseño Formal de un Sistema Digital de Extracción de Características Post-Adquisición de Dat

⭐⭐⭐⭐⭐ LECCIÓN SISTEMAS EMBEBIDOS, 2do Parcial (2020 PAO 2) C5 from Victor Asanza ➡️ #EmbeddedSystems #ARM #Python #CProgrammingLanguage #AVR #Esp32 # Espressif #IoT #CyberPhysicalSystem #SensorNetwork #WirelessSensorNetwork #Processor #Arduino #RaspberryPi #FreeRTOS ⭐  https://github.com/vasanza/EmbeddedSystems Qadri et Al., en su trabajo “The Future of Healthcare Internet of Things #HIoT #IoT: A Survey of Emerging Technologies” propone como uno de los desafíos del H-IoT: ✅ Monitoreo de Desórdenes neurológicos ✅ Ambient Assisted Living (AAL) ✅ Fitness Tracking ✅ Uso de técnicas de #BigData ✅ Uso de #EdgeComputing ✅ Internet of #Nano_Things Referencia: Qadri, Y. A., Nauman, A., Zikria, Y. B., Vasilakos, A. V., & Kim, S. W. (2020). The Future of Healthcare Internet of Things: A Survey of Emerging Technologies. IEEE Communications Surveys & Tutorials, 22(2), 1121-1167. Published in: IEEE Communications Surveys & Tutorials ( Volume: 22, Issue: 2, Secondquarter 2020) DOI:

⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN FUNDAMENTOS DE ELECTRICIDAD Y SISTEMAS DIGITALES, 2do Parcial (2020 PAO 2) C3-4 from Victor Asanza ➡️ Problema #1: (25%) El siguiente circuito es de un filtro paso banda. Dados los siguientes datos de resistencia y frecuencia por estudiante, en su caso ¿cuáles deberán ser los valores de los capacitores C1 y C2? ➡️ Problema #2: (25%) El siguiente bloque representa un convertidor analógico digital #ADC. Dados los siguientes datos de n bits de resolución, voltaje de referencia (V_ref) y voltaje de entrada (V_in) por estudiante, en su caso ¿cuál debería ser el valor a la salida del convertidor INT(N)? ➡️ Problema #3: (50%) Realizar las siguientes conversiones: De Binario a Base 10 (5%) De Binario a Octal (10%) De Binario a Hexadecimal (10%) Leer temas relacionados: ✅  2020 PAO1: Examen de Mejoramiento ✅  2020 PAO1: Examen 2da Evaluación ✅  2020 PAO1: 3ra Lección C4 C ✅  2020 PAO1: 3ra Lección C4 B ✅  2020 PAO1: 3ra Lección C4 A ✅  2020 PAO1: 2da Lección C3 C ✅ 

⭐⭐⭐⭐⭐ CHARLA FIEC: Monitoring of system memory usage embedded in #FPGA from Victor Asanza ➡️ #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ➡️  2020 International Conference on Applied Electronics (AE) ⭐  Read full paper:  https://ieeexplore.ieee.org/abstract/document/9232863 When using this resource, please cite the original publication: V. A. Armijos, N. S. Chan, R. Saquicela and L. M. Lopez, "Monitoring of system memory usage embedded in FPGA," 2020 International Conference on Applied Electronics (AE), 2020, pp. 1-4, doi: 10.23919/AE49394.2020.9232863. ✅ Video of the talk: Introduction: Related Work: Methodology: Results: Discussion and Conclusions: More FPGA projects: Asanza V., Sanchez G., Cajo R., Peláez E. (2021) Behavioral Signal Processing with Machine Learning Based on FPGA. In: Botto-Tobar M., Zamora W., Larrea Plúa J., Bazurto Roldan J., Santamaría Philco A. (eds) Systems and Information Sciences. ICCIS 2020. Advances in Intelligent Syst

  ⭐⭐⭐⭐⭐ PID control for DC motor based on #FPGA ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI-VHDL ✅  Objectives: Adquirir señales de pulsos de encoder óptico para determinar las RPM de un motor. Controlar las #RPM del motor hasta llegar a un setpoint deseado. Medir los tiempos de procesamiento, % de #CPU utilizado y % de memoria utilizada, en el procesador #NIOSII, #ARM ó ambos, según sea el caso (radar chart). ✅  Goals: Implementar un Sistema Embebido basado en #FPGA que adquiera señales de pulso desde un encoder óptico y sea capaz de almacenar las lecturas de las revoluciones por minuto #RPM del motor en memoria Double Data Rate 3 Synchronous Dynamic Random-Access Memory #DDR3_SDRAM, el acceso se lo realizará a través del Hard Processor System #HPS. El proceso de ajuste de los parámetros proporcional, integral y derivativo del controlador PID podrá ser realizado en computador convencional utilizando herramientas de identif

⭐⭐⭐⭐⭐ Sensor networks for agriculture based on #FPGA ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI-VHDL ➡️  2021 IEEE Sensors Applications Symposium #SAS ➡️  Presented by:  Víctor Asanza ⭐  Read full paper:  https://ieeexplore.ieee.org/abstract/document/9530151 ⭐  Source code repository:  https://github.com/vasanza/Weather-Monitoring-Station ⭐  Dataset:  https://dx.doi.org/10.21227/mdfs-ya42 ➡️ When using this resource, please cite the original publication: V. Asanza, R. E. Pico, D. Torres, S. Santillan and J. Cadena, "FPGA Based Meteorological Monitoring Station," 2021 IEEE Sensors Applications Symposium (SAS), 2021, pp. 1-6, doi: 10.1109/SAS51076.2021.9530151. ✅  Objectives: Adquirir señales de sensores de humedad situadas en una superficie porosa, luz solar, temperatura y humedad del aire. Comparar el desempeño de al menos dos redes neuronales para series temporales. Medir los tiempos de procesamiento, % de CPU u