▷ SOLUCIÓN EXAMEN SISTEMAS DIGITALES 2, 1er Parcial (2021PAO2)

⭐⭐⭐⭐⭐ SOLUCIÓN EXAMEN SISTEMAS DIGITALES 2, 1er Parcial (2021PAO2) from Victor Asanza

➡️ #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA
⭐ https://github.com/vasanza/MSI-VHDL

Repositorio con los archivos VHDL de la pregunta:

https://github.com/vasanza/DigitalSystems/tree/2021PAO2/2021_PAO2_1P_Examen

La siguiente partición funcional que incluye una Maquina Secuencial Sincrónica (MSS) y tres registros de sostenimiento, debe realizar el ingreso de datos a cada uno de los registros y luego permitirá encontrar el valor máximo y mínimo ingresado. Además, cada uno de los registros indicados es de 8 bits para mostrar los valores encontrados de máximo (Qmax) y mínimo (Qmin) serán de 8 bits cada uno. El sistema digital funciona con una MSS modelo Moore de la siguiente forma:

La MSS luego de ser reiniciado empieza en el estado inicial.
El Sistema Digital en el estado inicial, esperará que el usuario presione y suelte la tecla Start dos veces, luego de lo cual esperará el ingreso de datos.
El ingreso de datos se lo hará presentando un byte en la entrada Datos, presionando y soltando la tecla Load (el usuario deberá realizar este paso tres veces, uno por cada registro).
Luego de ingresar los 3 datos, el usuario deberá presionar y soltar la tecla Find. Esta señal es la que le indica a la MSS del Sistema Digital, que es momento de realizar la búsqueda del valor máximo y mínimo.
Una vez finalizado el proceso de búsqueda de los valores máximo y mínimo, se activará la salida Done. El valor máximo se guardará en el RegistroMax y se presentará en su salida Qmax, por otro lado, el valor mínimo se guardará en el RegistroMin y se presentará en su salida Qmin.
La señal Done, las salidas Qmax y Qmin se presentarán hasta que el usuario presione y suelte la tecla Start una vez, luego de lo cual la MSS regresará al estado inicial.

Las señales de entrada y salida se muestran en la siguiente gráfica:

Se pide realizar los siguientes literales:

a) Completar la partición funcional indicando el nombre del bloque amarillo con los respectivos nombres de las señales (justifique su respuesta).
b) Elaborar el ASM completo de la MSS que gobierna el Sistema Digital para que realice las funcionalidades indicadas.
c) Finalmente, realizar la descripción estructural en el código VHDL del sistema Digital completo con portMap. Además, completando el nombre y funcionamiento del bloque amarillo faltante, nombres de señales y tamaño de buses. Finalmente, Asuma que los bloques MSI presentes en la partición funcional del Sistema Digital (incluido el bloque de color amarillo) ya existen en la misma carpeta del proyecto.

Resolución:

a) El bloque amarillo es un comparador de tres entradas A, B y C de 8 bits cada una. Las salidas son comparaciones combinadas entre las tres entradas, dando como resultado las siguientes salidas: AmayorB, AmayorC, BmayorC, AigualB, AigualC, BigualC, AmenorB, AmenorC y BmenorC. El bloque VHDL se encuentra en el siguiente enlace: https://github.com/vasanza/MSI-VHDL/blob/main/AddBCD.vhd

b) Elaborar el ASM completo de la MSS que gobierna el Sistema Digital para que realice las funcionalidades indicadas.

Código MSS:

https://github.com/vasanza/DigitalSystems/blob/2021PAO2/2021_PAO2_1P_Examen/MSS.vhd

c) Finalmente, realizar la descripción estructural en el código VHDL del sistema Digital completo con portMap. Además, completando el nombre y funcionamiento del bloque amarillo faltante, nombres de señales y tamaño de buses. Finalmente, Asuma que los bloques MSI presentes en la partición funcional del Sistema Digital (incluido el bloque de color amarillo) ya existen en la misma carpeta del proyecto.