Electronics

⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN SISTEMAS DIGITALES 1, 1er Parcial (2021 PAE) C3 from Victor Asanza ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI-VHDL El siguiente es un Sistema Digital que tiene las señales ‘A’,’ B’, ‘C’ y ‘D’ como entradas de un bit; por otro lado, la señal ‘Y’ es una salida de un bit tal como se muestra en la siguiente imagen: El comportamiento de la señal de salida ‘Y’ en función de las señales de entrada es la siguiente: Para describir el comportamiento del sistema, se propone utilizar el siguiente código VHDL que está incompleto: Dadas las siguientes opciones, indicar cuál es la correcta asignación de señal para X0, X1, X2 y X3: a) with A&B&C&D select Y<= ‘1’ when “0000”|“0011” |“0101” |“0110”, ‘0’ when others; b) with A&B&C&D select Y<= ‘1’ when “0001”|“0010” |“0100” |“0111”, ‘0’ when others; c) with A&B&C&D select Y<= ‘1’ when “0000”|“0011”...

⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN SISTEMAS DIGITALES 1, 1er Parcial (2021 PAE) C2 from Victor Asanza ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI_VHDL ✅  Problema #1 (10%). Dado el siguiente circuito digital, utilizando algebra de boole encontrar la expresión minimizada. Luego, seleccionar cuál de las siguientes opciones es la correcta: ✅  Problema #2 (10%). Dado el siguiente circuito digital, utilizando algebra de boole encontrar la expresión minimizada. Luego, seleccionar cuál de las siguientes opciones es la correcta: ✅  Problema #3 (10%). Dado el siguiente circuito digital, utilizando algebra de boole encontrar la expresión minimizada. Luego, seleccionar cuál de las siguientes opciones es la correcta: ✅  Problema #4 (10%). Dado el siguiente mapa de Karnaught, encontrar la mejor agrupación que simplifique completamente la ecuación booleana que relaciona la salida F con las señales A,...

⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN SISTEMAS DIGITALES 1, 1er Parcial (2021 PAE) C1 from Victor Asanza ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI_VHDL ✅  Problema #1 (10%): Realizar conversiones de base 〖(A2F,2A)〗_16  a 〖()〗_4 110133,0111 110133,0222 220233,0111 220233,0222 ✅ Problema #2 (10%): Realizar conversiones de base 〖(75,38)〗_9  a 〖()〗_3 2012,1021 2112,1022 2212,1012 2220,1022 ✅ Problema #3 (10%): Realizar conversiones de base 〖(345,765)〗_8  a 〖()〗_4 3111,33111 3211,33111 3211,33222 3311,33222 ✅ Problema #4 (10%): Realizar conversiones de base 〖(BA,1C)〗_16  a 〖()〗_2 〖(1011 1010,0001 1101)〗_2 〖(1100 1010,0001 1100)〗_2 〖(1011 1010,0001 1100)〗_2 〖(1100 1010,0001 1101)〗_2 ✅ Problema #5 (10%): Convertir a ca2 y resolver 〖(113)〗_4- 〖(65)〗_7 (1,0011000)_ca2 -〖(1101000)〗_2 -〖(10111)〗_2 〖(1,1101000)〗_ca2 ✅ Problema #6 (10%): Convertir a ca2 y resolver 〖(0011 ...

  ⭐⭐⭐⭐⭐  #EEG + #EMG signal processing with #MachineLearning #ML based on #FPGA ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI-VHDL 🥇   Publication: V. Asanza, A. Constantine, S. Valarezo and E. Peláez, "Implementation of a Classification System of EEG Signals Based on FPGA," 2020 Seventh International Conference on  eDemocracy & eGovernment (ICEDEG), Buenos Aires, Argentina, 2020, pp. 87-92, doi: 10.1109/ICEDEG48599.2020.9096752. C. Cedeño Z., J. Cordova-Garcia, V. Asanza A., R. Ponguillo and L. Muñoz M., "k-NN-Based EMG Recognition for Gestures Communication with Limited Hardware Resources," 2019 IEEE SmartWorld,  Ubiquitous Intelligence & Computing, Advanced & Trusted Computing, Scalable Computing & Communications, Cloud & Big Data Computing, Internet of People and Smart City Innovation (SmartWorld/SCALCOM/UIC/ATC/CBDCom/IOP/SCI), Leicester, United Kingdom, 2019, pp. 81...

  ⭐⭐⭐⭐⭐  #EEG signal processing with #MachineLearning #ML based on #FPGA ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI-VHDL ➡️ ICEDEG2020:  2020 Seventh International Conference on eDemocracy & eGovernment (ICEDEG) ⭐  Read full paper:  https://ieeexplore.ieee.org/document/9096752 ✅  Read Proceedings:  https://www.computer.org/csdl/proceedings/icedeg/2020/1jZacXR14xa When using this resource, please cite the original publication: V. Asanza, A. Constantine, S. Valarezo and E. Peláez, "Implementation of a Classification System of EEG Signals Based on FPGA," 2020 Seventh International Conference on eDemocracy & eGovernment (ICEDEG), Buenos Aires, Argentina, 2020, pp. 87-92, doi: 10.1109/ICEDEG48599.2020.9096752. ✅  Objectives: Preprocesar la señales #EEG utilizando un filtro paso banda. Caracterizar las señales #EEG en el dominio del tiempo. Comparar el desempeño de uno o m...