▷ SOLUCIÓN LECCIÓN SISTEMAS DIGITALES 1, 1er Parcial (2021 PAE) C3

⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN SISTEMAS DIGITALES 1, 1er Parcial (2021 PAE) C3 from Victor Asanza

• ➡️ #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA
• ⭐ https://github.com/vasanza/MSI-VHDL

El siguiente es un Sistema Digital que tiene las señales ‘A’,’ B’, ‘C’ y ‘D’ como entradas de un bit; por otro lado, la señal ‘Y’ es una salida de un bit tal como se muestra en la siguiente imagen:

El comportamiento de la señal de salida ‘Y’ en función de las señales de entrada es la siguiente:

Para describir el comportamiento del sistema, se propone utilizar el siguiente código VHDL que está incompleto:

Dadas las siguientes opciones, indicar cuál es la correcta asignación de señal para X0, X1, X2 y X3:

a) with A&B&C&D select Y<= ‘1’ when “0000”|“0011” |“0101” |“0110”, ‘0’ when others;

b) with A&B&C&D select Y<= ‘1’ when “0001”|“0010” |“0100” |“0111”, ‘0’ when others;

c) with A&B&C&D select Y<= ‘1’ when “0000”|“0011” |“1101” |“1110”, ‘0’ when others;

d) with A&B&C&D select Y<= ‘1’ when “0001”|“0010” |“1100” |“1111”, ‘0’ when others;

e) with A&B&C&D select Y<= ‘1’ when “0000”|“0011” |“1001” |“1010”, ‘0’ when others;

f) with A&B&C&D select Y<= ‘1’ when “0001”|“0010” |“1000” |“1011”, ‘0’ when others;

g) with A&B&C&D select Y<= ‘1’ when “0100”|“0111” |“1101” |“1110”, ‘0’ when others;

h) with A&B&C&D select Y<= ‘1’ when “0101”|“0110” |“1100” |“1111”, ‘0’ when others;

i) with A&B&C&D select Y<= ‘1’ when “0100”|“0111” |“1001” |“1010”, ‘0’ when others;

j) with A&B&C&D select Y<= ‘1’ when “0101”|“0110” |“1000” |“1011”, ‘0’ when others;

k) with A&B&C&D select Y<= ‘1’ when “1100”|“1111” |“1001” |“1010”, ‘0’ when others;

l) with A&B&C&D select Y<= ‘1’ when “1101”|“1110” |“1000” |“1011”, ‘0’ when others;

m) with A&B&C&D select Y<= ‘1’ when “0000”|“0011” |“1100” |“1111”, ‘0’ when others;

n) with A&B&C&D select Y<= ‘1’ when “0001”|“0010” |“1101” |“1110”, ‘0’ when others;

o) with A&B&C&D select Y<= ‘1’ when “0100”|“0111” |“1000” |“1011”, ‘0’ when others;

p) with A&B&C&D select Y<= ‘1’ when “0101”|“0110” |“1001” |“1010”, ‘0’ when others;

Resolución:

with A&B&C&D select

            Y<= ‘1’ when “0000”|“0011” |“0101” |“0110”,

                     ‘0’ when others;

• Read related topics:
• ✅ Video de #VHDL (Ejemplo 2 - secuencialidad)
• ✅ Video de #VHDL (Ejemplo 1 - concurrencia)
• ✅ 2020 PAO1: Examen 1ra Evaluación
• ✅ 2020 PAO1: 1ra Lección C1-3 B
• ✅ 2020 PAO1: 1ra Lección C1-3A
• ✅ 2018 1T: Examen 1ra Evaluación
• ✅ 2017 2T: Lección 2da Evaluación
• ✅ 2017 2T: Lección 1ra Evaluación
• ✅ 2017 1T: Lección 2da Evaluación
• ✅ 2017 1T: Examen 1ra Evaluación
• ✅ 2017 1T: Lección 1ra Evaluación
• ✅ 2017 1T: Ejercicios 1ra Evaluación