▷ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 1, 2do Parcial (2020 PAO 1)

 
El siguiente código #VHDL describe el funcionamiento de un #flip-flop “YZ” (FF-YZ). Para realizar una correcta conversión de un flip-flop “JK” (FF-JK) a un FF-YZ, determinar cuáles de las siguientes expresiones booleanas describen correctamente el funcionamiento de las señales “J” y “K” (se recomienda primero determinar la tabla característica del FF-YZ, seguido de la tabla de excitación del FF-JK):
 J <= not(Y) or not (Z);
 J <= not(Y) or Z;
 J <= Y or not(Z);
 J <= Y or Z;
 K <= not(Y) or not (Z);
 K <= not(Y) or Z;
 K <= Y or not(Z);
 K <= Y or Z;

Comentarios

Popular Posts

▷ Especificaciones del módulo ESP32

▷ #ESP32 - REAL-TIME CLOCK #RTC INTERNO

▷ #ESP32 - SINCRONIZAR RTC INTERNO CON SERVIDOR NTP

▷ #ESP32 - Display OLED 128x64

▷ #ESP32 - Over-The-Air programming #OTA

▷ SISTEMAS EMBEBIDOS, PROYECTOS PROPUESTOS (2021 PAO1)

▷ PROTEUS PCB DESIGN

▷ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 1, 1er Parcial (2021 PAE)

▷ #PROTEUS #PCB DESIGN (2020 PAO2)

▷ Instalación paso a paso de #ESP_IDF #ESPRESSIF 1/2