▷ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 1, Mejoramiento (2020 PAO 1)

▷ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 1, Mejoramiento (2020 PAO 1)

⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 1, Mejoramiento (2020 PAO 1) from Victor Asanza

➡️ #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA
⭐ https://github.com/vasanza/MSI-VHDL

El siguiente circuito implementado con chips MSI, la salida Y de 4 bits presenta el valor de X en exceso a 3 (XS3) cuando la entrada X es mayor e igual que 4 y menor que 8. La Fig. 1 muestra el bloque general de entradas y salidas del Sistema Digital, en la Fig. 2 se muestra el detalle de los componentes MSI utilizado, tal como se muestra a continuación:

Fig. 1. Entradas y Salidas del Sistema Digital
Fig. 2. Diagrama del Sistema Digital completo usando componentes MSI

En la Fig. 3, se presenta el paquete creado en VHDL del diagrama presentado en la Fig. 2:

Fig. 3. Archivo “componentes.vhd”

El código corresponde a la declaración estructural del sistema digital presentado en la Fig.2, haciendo uso del paquete presentado en la Fig. 3, se muestra a continuación:

Fig. 4. Archivo “SistemaDigital.vhd”

Opciones:

a) U1:decoder port map(x(3),x(2),vcc,e0,e1,e2,e3); U2:mux2a1 port map(e1,gnd,vcc,vcc,en);
b) U3:mux4a1 port map(x(1),x(0),not(vcc),vcc,vcc,vcc,en,y(3)); U4:mux4a1 port map(x(1),x(0),vcc,not(vcc),not(vcc),not(vcc),en,y(2));

c) U5:mux4a1 port map(x(1),x(0),vcc,not(vcc),not(vcc),vcc,en,y(1)); U6:mux4a1 port map(x(1),x(0),vcc,not(vcc),vcc,not(vcc),en,y(0));

Leer temas relacionados:

Comentarios