▷ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 1, 2do Parcial (2020 PAO 2)
- ➡️ #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA
- ⭐ https://github.com/vasanza/MSI_VHDL
El siguiente código VHDL describe el funcionamiento de un flip-flop “SD” (FF-SD). Para realizar la conversión de un flip-flop “JK” (FF-JK) a un FF-SD, determinar cuáles de las siguientes expresiones booleanas describen correctamente el funcionamiento de las señales “S” y “D” (se recomienda primero determinar la tabla característica del FF-SD, seguido de la tabla de excitación del FF-JK):
Las opciones son las siguientes:
- ✅ a) J <= not(S) or not (D)
- ✅ b) K <= not(S) or not (D)
- ✅ c) J <= not(S) or D
- ✅ d) K <= not(S) or D
- ✅ e) J <= S or not (D)
- ✅ f) K <= S or not (D)
- ✅ g) J <= S or D
- ✅ h) K <= S or D
Resolución:
- Read related topics:
- ✅ 2020 PAO1: Examen de Mejoramiento
- ✅ 2020 PAO1: Examen 2da Evaluación
- ✅ 2020 PAO1: 3ra Lección C5 C
- ✅ 2020 PAO1: 3ra Lección C5 B
- ✅ 2020 PAO1: 3ra Lección C5 A
- ✅ 2020 PAO1: 2da Lección C4 B
- ✅ 2020 PAO1: 2da Lección C4 A
- ✅ 2018 1T: Examen 3ra Evaluación
- ✅ 2018 1T: Examen 2da Evaluación
- ✅ 2018 1T: Lección 2da Evaluación
- ✅ 2017 2T: Lección 2da Evaluación
- ✅ 2017 1T: Lección 2da Evaluación
- ➡️ Video de #VHDL (Ejemplo 2 - secuencialidad)
- ➡️ Video de #VHDL (Ejemplo 1 - concurrencia)
Comentarios
Publicar un comentario