▷ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 1, 2do Parcial (2020 PAO 2)

El siguiente código VHDL describe el funcionamiento de un flip-flop “SD” (FF-SD). Para realizar la conversión de un flip-flop “JK” (FF-JK) a un FF-SD, determinar cuáles de las siguientes expresiones booleanas describen correctamente el funcionamiento de las señales “S” y “D” (se recomienda primero determinar la tabla característica del FF-SD, seguido de la tabla de excitación del FF-JK):


Las opciones son las siguientes:
  •  a) J <= not(S) or not (D)
  •  b) K <= not(S) or not (D)
  •  c) J <= not(S) or D
  •  d) K <= not(S) or D
  •  e) J <= S or not (D)
  •  f) K <= S or not (D)
  •  g) J <= S or D
  •  h) K <= S or D
Resolución:

Comentarios

Popular Posts

▷ Especificaciones del módulo ESP32

▷ #ESP32 - REAL-TIME CLOCK #RTC INTERNO

▷ #ESP32 - SINCRONIZAR RTC INTERNO CON SERVIDOR NTP

▷ #ESP32 - Display OLED 128x64

▷ #ESP32 - Over-The-Air programming #OTA

▷ SISTEMAS EMBEBIDOS, PROYECTOS PROPUESTOS (2021 PAO1)

▷ PROTEUS PCB DESIGN

▷ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 1, 1er Parcial (2021 PAE)

▷ #PROTEUS #PCB DESIGN (2020 PAO2)

▷ Instalación paso a paso de #ESP_IDF #ESPRESSIF 1/2