Electronics

 ⭐⭐⭐⭐⭐ Artificial Intelligence #AI based on #FPGA ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI-VHDL Actualmente, Inteligencia Artificial es uno de los términos más utilizados en muchas áreas, no solo en entornos de tecnología pura, sino también en economía, leyes, medicina, entretenimiento, entre otros. Uno de los objetivos principales de la inteligencia artificial es mejorar el núcleo del negocio en el que está presente. Tradicionalmente, la mejora de un negocio se lleva a cabo por expertos, sin embargo, no siempre es rápida o eficiente. La Inteligencia Artificial (IA) permite en distintos escenarios delegar las tareas más complejas a una máquina, e increíblemente, sin decirle explícitamente cómo hacerlo [1]. Las GPU son dispositivos de arquitectura basados en instrucciones, como las CPU, mientras que las FPGA requieren un lenguaje de descripción de hardware (HDL). Es decir, los primeros están programados con ...

  ⭐⭐⭐⭐⭐ #EMG signal #Classification with #MachineLearning based on #FPGA ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI-VHDL ➡️  2019 IEEE SmartWorld, Ubiquitous Intelligence & Computing, Advanced & Trusted Computing, Scalable Computing & Communications, Cloud & Big Data Computing, Internet of People and Smart City Innovation (SmartWorld/SCALCOM/UIC/ATC/CBDCom/IOP/SCI) ⭐  Read full paper:  https://ieeexplore.ieee.org/document/9060290 ✅  Read Proceedings:  https://ieeexplore.ieee.org/xpl/conhome/9036713/proceeding When using this resource, please cite the original publication: C. Cedeño Z., J. Cordova-Garcia, V. Asanza A., R. Ponguillo and L. Muñoz M., "k-NN-Based EMG Recognition for Gestures Communication with Limited Hardware Resources," 2019 IEEE SmartWorld, Ubiquitous Intelligence & Computing, Advanced & Trusted Computing, Scalable Computing ...

  ⭐⭐⭐⭐⭐ Alphabet letters recognition with #MachineLearning using #EMG #MYO device based on #FPGA ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI-VHDL ➡️  2019 IEEE SmartWorld, Ubiquitous Intelligence & Computing, Advanced & Trusted Computing, Scalable Computing & Communications, Cloud & Big Data Computing, Internet of People and Smart City Innovation (SmartWorld/SCALCOM/UIC/ATC/CBDCom/IOP/SCI) ⭐  Read full paper:  https://ieeexplore.ieee.org/document/9060290 ✅  Read Proceedings:  https://ieeexplore.ieee.org/xpl/conhome/9036713/proceeding When using this resource, please cite the original publication: C. Cedeño Z., J. Cordova-Garcia, V. Asanza A., R. Ponguillo and L. Muñoz M., "k-NN-Based EMG Recognition for Gestures Communication with Limited Hardware Resources," 2019 IEEE SmartWorld, Ubiquitous Intelligence & Computing, Advanced & Trusted Computing,...

⭐⭐⭐⭐⭐ SISTEMA DE ACONDICIONAMIENTO DE TEMPERATURA EN #VHDL CON #FPGA #DE0NANO ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI-VHDL ✅ Por: Stephano Leon Toala ( steanleo@espol.edu.ec ) Niel Mayor Fuentes ( nmayor@espol.edu.ec ) ✅ DESCRIPCIÓN: Diseñar una MSS de un sistema ACONDICIONADOR DE TEMPERATURA  UTOMATICO. Para dar inicio se debe presionar y soltar el botón de START. El circuito debe tener dos botoneras para introducir la temperatura actual “medida” de un laboratorio (UP)/(DOWN), otros dos botones permiten setear la temperatura deseada (UP)/(DOWN), otro botón le permitirá al sistema activar el modo automático (A). Una vez presionada la tecla START (ST) el SISTEMA deberá recibir el número de la temperatura ambiente subiendo o bajando con los dos botones y también deberá recibir el número de la temperatura deseada (set-point). El botón automático dará la orden para que el sistema compare las temperaturas. Si l...

⭐⭐⭐⭐⭐ SISTEMA MULTIPLICADOR DE MATRICES 3X4 y 4X3 EN VHDL CON FPGA DE0-NANO ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI-VHDL Por: Kerly Ochoa Erazo: kermaoch@espol.edu.ec Christian Sacarelo: csacarel@espol.edu.ec Descripción: Se trata de ingresar de manera serial 2 matrices de 3x4 y 4x3, luego de esto proceder a multiplicarlas y mostrar su resultado de manera serial. LINK VIDEO: https://www.facebook.com/christian.sacarelo/videos/10208017464453689/ Leer temas relacionados ✅  2020 Paper: Behavioral Signal Processing with Machine Learning based on #FPGA ✅  2020 Paper: Implementation of a Classification System of #EEG Signals Based on #FPGA ✅  2020 Paper: Monitoring of system memory usage embedded in #FPGA ✅  2019: Artificial Neural Network based #EMG recognition for gesture communication (#InnovateFPGA) ✅  Projects Digital Systems Design #FPGA ➡️   Example: Determi...

SISTEMA  DE  COMUNICACIÓN  CON  VALIDACIÓN CHECKSUM EN VHDL CON FPGA DE-NANO ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI-VHDL Por: Pedro Villegas Román ( plvilleg@espol.edu.ec ), Martha Villacis Davila ( mrvillac@espol.edu.ec ) Descripción: Realizar el diseño de un SISTEMA  DE  COMUNICACIÓN  CON  VALIDACIÓN CHECKSUM. El sistema está conformado por un transmisor que envía datos bajo un protocolo establecido hacia módulos receptores que validarán la trama recibida.  Protocolo de comunicación:  Byte de Inicio: 0X24 Byte ID de Equipo: 0X01 ó 0X0A ó XA1 Byte de Data: 0X00 – 0XFF Byte Checksum: XOR SEÑALES TX PaqueteOut.- esta señal de 8 bits envía cada uno de los paquetes de la trama byte a byte, es decir envía de forma ordenada primero Byte de Inicio, Byte de ID, Byte de data y finalmente Byte de CheckSum.  SincTx.-Esta  se...