Electronics

⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 1, 2do Parcial (2021 PAE) from Victor Asanza ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI-VHDL/tree/2021PAE ✅ Problema #1 (10%). El siguiente Sistema Digital permite resolver Mapas de Karnaugh de dos variables. Este sistema Digital tiene como entrada los cuatro valores presentes dentro del mapa y como salida tres Displays de 7 segmentos cátodo común que indiquen la resolución del mapa con la cantidad de grupos de uno, de dos y de cuatro. Este circuito siempre determina la resolución más eficiente, bajo la condición de que únicamente se tendrán valores de Ceros y Unos dentro del mapa; a continuación, solo se muestra un ejemplo: Este sistema digital esta implementado con un decodificador de Mapa de Karnaugh de dos variables, la salida de este decodificador es un bus de datos de 12 bits, cuyos 4 bits más significativos (Q[11..8]) representan la cantidad de grupos de cua...

⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN SISTEMAS DIGITALES 1, 1er Parcial (2021 PAE) C2 from Victor Asanza ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI_VHDL ✅  Problema #1 (10%). Dado el siguiente circuito digital, utilizando algebra de boole encontrar la expresión minimizada. Luego, seleccionar cuál de las siguientes opciones es la correcta: ✅  Problema #2 (10%). Dado el siguiente circuito digital, utilizando algebra de boole encontrar la expresión minimizada. Luego, seleccionar cuál de las siguientes opciones es la correcta: ✅  Problema #3 (10%). Dado el siguiente circuito digital, utilizando algebra de boole encontrar la expresión minimizada. Luego, seleccionar cuál de las siguientes opciones es la correcta: ✅  Problema #4 (10%). Dado el siguiente mapa de Karnaught, encontrar la mejor agrupación que simplifique completamente la ecuación booleana que relaciona la salida F con las señales A,...

⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN SISTEMAS DIGITALES 1, 1er Parcial (2021 PAE) C1 from Victor Asanza ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI_VHDL ✅  Problema #1 (10%): Realizar conversiones de base 〖(A2F,2A)〗_16  a 〖()〗_4 110133,0111 110133,0222 220233,0111 220233,0222 ✅ Problema #2 (10%): Realizar conversiones de base 〖(75,38)〗_9  a 〖()〗_3 2012,1021 2112,1022 2212,1012 2220,1022 ✅ Problema #3 (10%): Realizar conversiones de base 〖(345,765)〗_8  a 〖()〗_4 3111,33111 3211,33111 3211,33222 3311,33222 ✅ Problema #4 (10%): Realizar conversiones de base 〖(BA,1C)〗_16  a 〖()〗_2 〖(1011 1010,0001 1101)〗_2 〖(1100 1010,0001 1100)〗_2 〖(1011 1010,0001 1100)〗_2 〖(1100 1010,0001 1101)〗_2 ✅ Problema #5 (10%): Convertir a ca2 y resolver 〖(113)〗_4- 〖(65)〗_7 (1,0011000)_ca2 -〖(1101000)〗_2 -〖(10111)〗_2 〖(1,1101000)〗_ca2 ✅ Problema #6 (10%): Convertir a ca2 y resolver 〖(0011 ...

  ⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 1, 2do Parcial (2020 PAO 1) from Victor Asanza ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI_VHDL El siguiente código #VHDL describe el funcionamiento de un #flip-flop “YZ” (FF-YZ). Para realizar una correcta conversión de un flip-flop “JK” (FF-JK) a un FF-YZ, determinar cuáles de las siguientes expresiones booleanas describen correctamente el funcionamiento de las señales “J” y “K” (se recomienda primero determinar la tabla característica del FF-YZ, seguido de la tabla de excitación del FF-JK): ✅  J <= not(Y) or not (Z); ✅  J <= not(Y) or Z; ✅  J <= Y or not(Z); ✅  J <= Y or Z; ✅  K <= not(Y) or not (Z); ✅  K <= not(Y) or Z; ✅  K <= Y or not(Z); ✅  K <= Y or Z; Leer temas relacionados: ✅  2020 PAO1: 3ra Lección C5 C ✅  2020 PAO1: 3ra Lección C5 B ✅  2020 PAO1: 3ra Lección C5 A ✅...