Electronics

⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 1, 1er Parcial (2021 PAO1) from Victor Asanza   ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI-VHDL ✅ Problema #1 (x%) . El siguiente es un Sistema Digital que tiene las señales ‘A’,’ B’, ‘C’ y ‘D’ como entradas de un bit; por otro lado, la señal ‘Y’ es una salida de un bit tal como se muestra en la siguiente imagen: El comportamiento de la señal de salida ‘Y’ en función de las señales de entrada, es descrito con el siguiente código VHDL: ⭐  Código GitHub: https://github.com/vasanza/MSI-VHDL/blob/2021PAO1/ExamenParcial/ExamSD1_1.vhd Realizar los siguientes desarrollos: a) Usando mapas de karnaught y agrupamiento de minterms (SOP), simplificar la expresión booleana hasta obtener su minima expresión (x/2 %). b) Utilizando puertas lógicas, graficar el circuito que represente a la ecuación simplificada en el literal anterior (x/2 %). Resolución: a) b) ✅ ...

 ⭐⭐⭐⭐⭐ Maximum number finder and repetition counter (VHDL Functional Partition) ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA In this functional partition example, it performs the following tasks: Allows entry of up to 255 4-bit numbers Then search for the highest number and indicate the number of times it is repeated The software used was Quartus Prime 19.1 Repository with VHDL codes: https://github.com/vasanza/DigitalSystems/tree/2021PAO1/Ejemplo3_BuscadorMaxRep Functional Partition PDF: https://github.com/vasanza/DigitalSystems/blob/2021PAO1/Ejemplo3_BuscadorMaxRep/notasclase.pdf Read related topics ✅ #FPGA projects for Engineering Students Phrases recognition with Machine Learning #ML (InnovateFPGA) Example: Access control system (2) Example: Access control system (1) ✅ 2020 Paper: Monitoring of system memory usage embedded in #FPGA ✅ 2020 Paper: Implementation of a Classification System of #EEG Signals Based on #FPGA ✅ 2020 Paper: Behavioral Sig...

⭐⭐⭐⭐⭐  DISEÑO DE SISTEMAS DIGITALES, LECCIÓN 3 PROPUESTA 2do PARCIAL (2019 2do Término) from Victor Asanza ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI-VHDL Leer temas relacionados: ✅  Projects Digital Systems Design #FPGA ✅  2019 2T: Examen 2da Evaluación ✅  2019 2T: Lección 2da Evaluación (3) ✅  2019 2T: Lección 2da Evaluación (2) ✅  2019 2T: Lección 2da Evaluación (1) ✅  2019 2T: Examen 1ra Evaluación ✅  2019 2T: Lección 1ra Evaluación (2) ✅  2019 2T: Lección 1ra Evaluación (1) ✅  2019 2T: Taller 1ra Evaluación (2) ✅  2019 2T: Taller 1ra Evaluación (1)  ✅  2019 1T: Examen 3ra Evaluación ✅  2019 1T: Examen 2da Evaluación ✅  2019 1T: Examen 1ra Evaluación ✅  2019 1T: Lección 1ra Evaluación (2) ✅  2019 1T: Lección 1ra Evaluación (1)

⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN 2 RESUELTA 2do PARCIAL (2019 2do Término) from Victor Asanza Leer temas relacionados: ✅  Projects Digital Systems Design #FPGA ✅  2019 2T: Examen 2da Evaluación ✅  2019 2T: Lección 2da Evaluación (3) ✅  2019 2T: Lección 2da Evaluación (2) ✅  2019 2T: Lección 2da Evaluación (1) ✅  2019 2T: Examen 1ra Evaluación ✅  2019 2T: Lección 1ra Evaluación (2) ✅  2019 2T: Lección 1ra Evaluación (1) ✅  2019 2T: Taller 1ra Evaluación (2) ✅  2019 2T: Taller 1ra Evaluación (1)  ✅  2019 1T: Examen 3ra Evaluación ✅  2019 1T: Examen 2da Evaluación ✅  2019 1T: Examen 1ra Evaluación ✅  2019 1T: Lección 1ra Evaluación (2) ✅  2019 1T: Lección 1ra Evaluación (1)

⭐⭐⭐⭐⭐  DISEÑO DE SISTEMAS DIGITALES, LECCIÓN 1 RESUELTA 2do PARCIAL (2019 2do Término) from Victor Asanza ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI-VHDL Leer temas relacionados: ✅  Projects Digital Systems Design #FPGA ✅  2019 2T: Examen 2da Evaluación ✅  2019 2T: Lección 2da Evaluación (3) ✅  2019 2T: Lección 2da Evaluación (2) ✅  2019 2T: Lección 2da Evaluación (1) ✅  2019 2T: Examen 1ra Evaluación ✅  2019 2T: Lección 1ra Evaluación (2) ✅  2019 2T: Lección 1ra Evaluación (1) ✅  2019 2T: Taller 1ra Evaluación (2) ✅  2019 2T: Taller 1ra Evaluación (1)  ✅  2019 1T: Examen 3ra Evaluación ✅  2019 1T: Examen 2da Evaluación ✅  2019 1T: Examen 1ra Evaluación ✅  2019 1T: Lección 1ra Evaluación (2) ✅  2019 1T: Lección 1ra Evaluación (1)

⭐⭐⭐⭐⭐ Lenguaje de descripción de hardware VHDL (Ejemplo 2 - Secuencialidad) ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI-VHDL ✅ Ejemplo:  Realizar el código VHDL de una maquina secuencial asíncrona Drive con Códigos VHDL (Ejemplo1 y Ejemplo2) en carpeta VIDEOS Leer temas relacionados: ✅   Video de #VHDL (Ejemplo 1 - concurrencia) ✅   Practice: #MSI Circuit Simulation ✅   Practice: #VHDL Programming Combinational Circuits ✅   Practice: Combinational analysis

⭐⭐⭐⭐⭐ Lenguaje de descripción de hardware #VHDL (Ejemplo 1 - Concurrencia) ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI-VHDL ✅ Ejemplo:  Realizar el código VHDL de un sumador que recibe dos señales binarias y genera una respuesta en NBCD. Drive con Códigos VHDL (Ejemplo1 y Ejemplo2) en carpeta VIDEOS Leer temas relacionados: ✅   Video de #VHDL (Ejemplo 2 - secuencialidad) ✅   Practice: #MSI Circuit Simulation ✅   Practice: #VHDL Programming Combinational Circuits ✅   Practice: Combinational analysis

PRACTICA: SIMULACIÓN DE CIRCUITOS MSI EN QUARTUS from Victor Asanza Armijos ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI-VHDL Leer temas relacionados   2021PAO2: Lección 2da Evaluación C6 2021PAO2: Examen 1ra Evaluación 2021PAO2: Lección 1ra Evaluación C2 2021 PAO1: Example, Max to Min ordering values in RAM memory 2021 PAO1: Example, Maximum number finder and repetition counter 2021 PAO1: Proyectos Propuestos 2020 PAO2: Examen 3ra Evaluación 2020 PAO2: Examen 2da Evaluación 2020 PAO2: Lección 2da Evaluación C4 2020 PAO2: Examen 1ra Evaluación 2020 PAO2: Lección 1ra Evaluación C1-2 2018 2T: Examen 3ra Evaluación 2018 2T: Examen 2da Evaluación 2018 2T: Lección 2da Evaluación 2018 2T: Examen 1ra Evaluación 2018 2T: Lección 1ra Evaluación 2018 1T: Examen 3ra Evaluación 2018 1T: Examen 2da Evaluación 2017 2T: Lección 2da Evaluación 2017 1T: Examen 2da Evaluación 2017 1T: Lección 2da Evaluación 2017...

⭐⭐⭐⭐⭐ SISTEMA DE FACTURACIÓN POR LLAMADAS EN CABINAS EN #VHDL CON #FPGA #DE0_NANO ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI-VHDL ✅  Por: Byron Sanga Alcocer ( byresang@espol.edu.ec ) Josué Montachana Chimborazo ( josalmon@espol.edu.ec ) ✅  DESCRIPCIÓN: El presente sistema digital es un sistema de facturación por llamadas de dos cabinas telefónicas. Dicho sistema nos permitirá observar en dos displays del tiempo en segundos que cada ocupante  de la cabina realiza la llamada, es decir, el tiempo en que habló, todo esto mientras el sistema  esté activo, es decir que el sistema de inicio al proceso, esto se lo lograra con el botón Start. Una  vez iniciado el proceso se encenderán dos led indicando que las cabinas están disponibles para  empezar las llamadas. Así mismo para iniciar una llamada, el ocupante debe presionar Call,  indicando al sistema que empezará a contar los segund...

⭐⭐⭐⭐⭐ SISTEMA  MAPA DE #KARNAUGH EN #VHDL CON #FPGA #DE0_NANO ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI-VHDL Por: Christian Parra Pacheco: cfparra@espol.edu.ec Roger Michell Idrovo: romiidro@espol.edu.ec Descripción: Realizar el diseño de un SISTEMA MAPA DE KARNAUGH SOP. El sistema recibe una matrices MK(2X4) y luego procede a detectar el número de agrupaciones de unos y la cantidad de elementos de cada agrupación. Ejemplo: MK=[1 0 0 1;1 1 0 1] ; DESCRIPCIÓN DE LAS SEÑALES DEL SISTEMA : BitMK.- esta señal de 1 bit (0-1) permite el ingreso de cada uno de los bits de la matiz MK(i, j)=BitMK. IngresoMatrizMK.- Esta señal deberá ser solicitada antes de presionar la tecla Start, la misma que permite el ingreso de los nbits de la MatrizMK. LedStart.- Indica cuando ya se ha finalizado de ingresar el número de bits suficientes para completar una Matriz y por tanto se puede presionar la tecla Start. Start.- Da inici...