Electronics

  ⭐⭐⭐⭐⭐  #FPGA # Xilinx #Virtex UltraScale+ VCU128 ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/VHDL-Digital-Systems The #RISC_V architecture has broken a new record in the CoreScore benchmark, and it did so with #Xilinx's most powerful #FPGA, the Virtex UltraScale+ VCU128, which hides no less than 6,000 SERV cores under a single package, so it is not surprising that the previous record was held by the VCU118 with 5,087 cores. This number of cores is close to the maximum that the silicon is capable of delivering, as it is indicated that 98.5 percent of the available space is being occupied. Basically, this benchmark is born, literally, to see who is able to integrate more SERV cores in an #FPGA, so do not expect performance details and even less to see it in a gaming benchmark or running Crysis. ➡️  Source:  https://elchapuzasinformatico.com/2021/09/xilinx-virtex-ultrascale-vcu128-record-mundial-en-corescore...

  ⭐⭐⭐⭐⭐ SSVEP-EEG Signal Classification based on Emotiv EPOC BCI and Raspberry Pi   from  Victor Asanza ➡️ #EEG #Classification #HumanMachineInterface #BCI #BrainComputerInterface #Emotiv ➡️ BMS2021:  11th IFAC Symposium on Biological and Medical Systems #BMS2021 ➡️  Presented by:  Karla Avilés ✅ Repository: https://github.com/kaviles22/EEG_Embedded_Systems ⭐  Read full paper:  https://doi.org/10.1016/j.ifacol.2021.10.287 When using this resource, please cite the original publication: Asanza, V., Avilés-Mendoza, K., Trivino-Gonzalez, H., Rosales-Uribe, F., Torres-Brunes, J., Loayza, F. R., ... & Tinoco-Egas, R. (2021). SSVEP-EEG Signal Classification based on Emotiv EPOC BCI and Raspberry Pi. IFAC-PapersOnLine, 54(15), 388-393. ✅  Abstract: This work presents the experimental design for recording Electroencephalography (EEG) signals in 20 test subjects submitted to Steady-state visually evoked potential (SSVEP). The stimuli were perfor...

⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN SISTEMAS DIGITALES 1, 2do Parcial (2021 PAO1) C5-C6 from Victor Asanza ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI-VHDL Registro Universal PROBLEMA # 1 (30%). Dada la siguiente configuración del registro universal #74194: PRESENTAR: a) La expresión booleana que define el comportamiento de cada una de las señales A, B, C y D. (10%) b) La tabla de estados presentes y siguientes a partir de las expresiones obtenidas en el literal a). (10%) c) Encontrar la secuencia que genera el circuito luego de haber sido reseteado el 74194 (Clearn=0). (10%) ASM Problema #2 (30%). El siguiente Sistema Digital funciona como una maquina secuencial modelo moore. Este sistema Digital tiene como entrada las señales: X0, X1, X2 y X3; y como salidas las señales: Q0 y Q1; tal como se presenta a continuación: Hay que recordar que las maquinas secuenciales sincrónicas están conformadas por tres bloques prin...

  ⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN FUNDAMENTOS DE ELECTRICIDAD Y SISTEMAS DIGITALES, 2do Parcial (2021 PAO1) C4   from  Victor Asanza ➡️  #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA ⭐  https://github.com/vasanza/MSI-VHDL Adyacencia Lógica Problema #14 (10%).  Dado el siguiente mapa de Karnaught, encontrar la mejor agrupación que simplifique completamente la ecuación booleana que relaciona la salida F con las señales A, B y C.  Luego, seleccionar cu ál de las siguientes opciones es la correcta: Problema #15 (10%).  Dado el siguiente mapa de Karnaught, encontrar la mejor agrupación que simplifique completamente la ecuación booleana que relaciona la salida F con las señales A, B y C.  Luego, seleccionar cu ál de las siguientes opciones es la correcta: Conversi ones de Base Problema #1 (10%):  Realizar conversiones de base a)       110133,0111 b)       110133,0222 c)  ...