▷ Phrases recognition with Machine Learning #ML using #MYO device based on #FPGA
⭐⭐⭐⭐⭐ Phrases recognition with Machine Learning #ML using #MYO device based on #FPGA
- ➡️ #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA
- ⭐ https://github.com/vasanza/MSI-VHDL
- 🥇 International event:
✅ Video:
✅ Objectives:
- Caracterizar las señales de aceleración en el dominio del tiempo.
- Comparar el desempeño de uno o más algoritmos de clasificación.
- Medir los tiempos de procesamiento, % de CPU utilizado y % de memoria utilizada, en el procesador NIOSII, ARM ó ambos, según sea el caso (radar chart).
✅ Goals:
- Implementar un Sistema Embebido basado en FPGA que lea datos preprocesados (.csv o .mat) almacenados en memoria Double Data Rate 3 Synchronous Dynamic Random-Access Memory (DDR3-SDRAM), el acceso se lo realizará a través del Hard Processor System (HPS). El proceso de entrenamiento del clasificador podrá ser realizado en computador convencional, luego el modelo entrenado en C++ deberá ser ejecutado por el procesador NIOSII en la FPGA. El sistema deberá tener como salida un monitor VGA ó HDMI que muestre los resultados de la clasificación de forma clara, los algoritmos de clasificación que puede utilizar el estudiante son: k-means, k-medoids, DBSCAN, Spectral Clustering, Hierarchical Clustering, SVM ó Neural Network (NN). El sistema basado en FPGA es quien ejecuta los bloques del clasificador, pero los grupos que tengan estudiantes de telemática, no usarán la salida VGA ó HDMI sino deberán acceder a la interfaz visual por medio de una aplicación web desplegada en un servidor de aplicaciones web corriendo en un sistema operativo linux con procesador ARM.
✅ Abstract:
- Las señales de aceleración medidos por el dispositivo comercial MYO que representan actividad motora durante la ejecución de frases en lenguaje de señas de cualquier sujetos, estas señales contienen información en el dominio del tiempo y frecuencia correspondiente a la ejecución de una determinada frase. Las señales temporales de aceleración de tres ejes (x, y, z) pueden ser analizadas mediante algoritmos de clasificación para determinar de forma automática qué tipo de frase está realizando el sujeto, esta detección es usada para la interpretación y visualización del significado (monitor VGA / HDMI) para alguien que desconoce el lenguaje de señas. El presente trabajo no incluye la etapa de adquisición de señales de aceleración, utilizaremos señales previamente adquiridas medidas desde el antebrazo por el dispositivo MYO. Se realizará un procesamiento post adquisición que incluye: caracterización y clasificación [1].
- La caracterización es el proceso de extraer información relevante durante ventanas temporales equivalentes a la ejecución de las tareas motoras, se recomienda utilizar valores RMS de cada uno de los e ejes del acelerómetro incorporado en el dispositivo MYO. Las ventanas temporales se definen en el experimento durante la adquisición de las señales de aceleración.
- En la clasificación se utilizan las características más representativas con las que los algoritmos tengan una mejor desempeño. Los algoritmos de clasificación que requieren de etapas previas de preprocesamiento y caracterización pertenecen a los algoritmos de Machine Learning tales como: KNN, Kmeans, dbscan, etc. [3-9]
✅ Reference:
- [1] C++ machine learning library for embedded electronics and robotics: https://github.com/FidoProject/Fido
- [2] Asanza, V., Peláez, E., Loayza, F., Mesa, I., Díaz, J., & Valarezo, E. (2018, October). EMG Signal Processing with Clustering Algorithms for motor gesture Tasks. In 2018 IEEE Third Ecuador Technical Chapters Meeting (ETCM) (pp. 1-6). IEEE.
- [3] Navarría, L., Rapallini, J. A., & Quijano, A. A. (2009). Desarrollo de redes neuronales en FPGA.
- [4] Muñoz, G. T., Chávez, S. J. Z., & Casrua, V. H. B. (2008). Red Neuronal Implementada en FPGA. ELECTRÓNICA—UNMSM, 9.
- [5] Santos, P., Ouellet-Poulin, D., Shapiro, D., & Bolic, M. (2011, May). Artificial neural network acceleration on FPGA using custom instruction. In Electrical and Computer Engineering (CCECE), 2011 24th Canadian Conference on (pp. 000450-000455). IEEE.
- [6] https://inaoe.repositorioinstitucional.mx/jspui/bitstream/1009/94/1/PanoAAD.pdf
- [7] Gadea-Gironés, R., Colom-Palero, R., & Herrero-Bosch, V. (2018). Optimization of Deep Neural Networks Using SoCs with OpenCL. Sensors (Basel, Switzerland), 18(5).
- [8] Aliaga, R. J., Gadea, R., Colom, R. J., Monzó, J. M., Lerche, C. W., & Martínez, J. D. (2009). System-on-chip Implementation of Neural network Training on FPGA. International Journal On Advances in Systems and Measurements Volume 2, Number 1, 2009.
- [9] C. Cedeño Z., J. Cordova-Garcia, V. Asanza A., R. Ponguillo and L. Muñoz M., "k-NN-Based EMG Recognition for Gestures Communication with Limited Hardware Resources," 2019 IEEE SmartWorld, Ubiquitous Intelligence & Computing, Advanced & Trusted Computing, Scalable Computing & Communications, Cloud & Big Data Computing, Internet of People and Smart City Innovation (SmartWorld/SCALCOM/UIC/ATC/CBDCom/IOP/SCI), Leicester, United Kingdom, 2019, pp. 812-817.
✅ Hardware:
- (1) #DE10_Standard o #DE10_Nano
- (1) Monitor VGA / HDMI
✅ Database:
✅ Experts: floayza, epelaez
✅ Use Algorithm in IEEE format (overleaf):
✅ Use Radar Plot for Performance Results:
- ⚡ Machine Learning Examples:
- Leer temas relacionados:
- ⭐ Projects Digital Systems Design #FPGA
- ✅ Introduction
- ✅ Programming
- ✅ #Proteus #PCB Design
- ✅ Paper: Monitoring of system memory usage embedded in #FPGA
- ✅ Embedded System Projects
- ➡️ End Device #Arduino #FreeRTOS
- ➡️ End Device + Coordinator #Raspberry Pi #Python
- ➡️ #Proteus #PCB Design
- ✅ TinyOS for sensor networks #XBEE
- ✅ Electronic Prototype Development using #ALTIUM #CircuitMaker
- ✅ Instalación de #ALTIUM #CircuitMaker y especificaciones del módulo #ESP32
- ✅ Microcontrollers Application using #Labview
- ✅ Práctica 1: Salidas Digitales #Arduino
Comentarios
Publicar un comentario