▷ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 1, 2do Parcial (2022 PAO 2)
⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 1, 2do Parcial (2022 PAO 2)
- ➡️ #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA
- ⭐ https://github.com/vasanza/MSI_VHDL
A continuación, se representa un Flip-Flop “SD” (FF-SD) el mismo que posee una señal de reloj “clk”, una señal para resetear el Flip-Flop llamada “resetn”, una entrada “S”, una entrada “D” y finalmente una salida “Q”. Como se muestra en la siguiente gráfica:
La siguiente tabla característica describe el funcionamiento del FF-SD:
Para realizar una conversión exitosa de un flip-flop “JK” (FF-JK) a un FF-SD, determinar cuáles de los siguientes códigos VHDL describen correctamente el funcionamiento de las señales “J” y “K”:
- Código VHDL de Flip-Flop: https://github.com/vasanza/MSI-VHDL/tree/2021PAE/LeccionC5
Las opciones son las siguientes:
- a) J <= ‘0’ when (S&D = “11”) else ‘1’;
- b) J <= ‘0’ when (S&D = “10”) else ‘1’;
- c) J <= ‘0’ when (S&D = “01”) else ‘1’;
- d) J <= ‘0’ when (S&D = “00”) else ‘1’;
- e) K <= ‘0’ when (S&D = “11”) else ‘1’;
- f) K <= ‘0’ when (S&D = “10”) else ‘1’;
- g) K <= ‘0’ when (S&D = “01”) else ‘1’;
- h) K <= ‘0’ when (S&D = “00”) else ‘1’;
Resolución:
J <=
not(S) or not (D); entonces, J <= ‘0’ when (S&D = “11”) else ‘1’;
K <= S
or D; entonces, K <= ‘0’ when (S&D = “00”) else ‘1’;
- Read related topics:
- ✅ 2021 PAO1: Lección 2da Evaluación C5-C6
- ✅ 2021 PAE: Examen 2da Evaluación
- ✅ 2021 PAE: Lección 2da Evaluación C5
- ✅ 2021 PAE: Lección 2da Evalución C4
- ✅ 2020 PAO2: Examen 2da Evaluación
- ✅ 2020 PAO1: Examen de Mejoramiento
- ✅ 2020 PAO1: Examen 2da Evaluación
- ✅ 2020 PAO1: 3ra Lección C5 C
- ✅ 2020 PAO1: 3ra Lección C5 B
- ✅ 2020 PAO1: 3ra Lección C5 A
- ✅ 2020 PAO1: 2da Lección C4 B
- ✅ 2020 PAO1: 2da Lección C4 A
- ✅ 2018 1T: Examen 3ra Evaluación
- ✅ 2018 1T: Examen 2da Evaluación
- ✅ 2018 1T: Lección 2da Evaluación
- ✅ 2017 2T: Lección 2da Evaluación
- ✅ 2017 1T: Lección 2da Evaluación
- ➡️ Video de #VHDL (Ejemplo 2 - secuencialidad)
- ➡️ Video de #VHDL (Ejemplo 1 - concurrencia)
Comentarios
Publicar un comentario