▷ SOLUCIÓN EXAMEN SISTEMAS DIGITALES 2, 1er Parcial (2022PAO2)
- ➡️ #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA
- ⭐ https://github.com/vasanza/MSI-VHDL
Repositorio con los archivos VHDL de la pregunta:
La siguiente partición funcional que incluye una Maquina Secuencial Sincrónica (MSS) y tres registros de sostenimiento, debe realizar el ingreso de datos a cada uno de los registros y luego permitirá encontrar el valor máximo y mínimo ingresado. Además, cada uno de los registros indicados es de 8 bits para mostrar los valores encontrados de máximo (Qmax) y mínimo (Qmin) serán de 8 bits cada uno. El sistema digital funciona con una MSS modelo Moore de la siguiente forma:
- La MSS luego de ser reiniciado empieza en el estado inicial.
- El Sistema Digital en el estado inicial, esperará que el usuario presione y suelte la tecla Start dos veces, luego de lo cual esperará el ingreso de datos.
- El ingreso de datos se lo hará presentando un byte en la entrada Datos, presionando y soltando la tecla Load (el usuario deberá realizar este paso tres veces, uno por cada registro).
- Luego de ingresar los 3 datos, el usuario deberá presionar y soltar la tecla Find. Esta señal es la que le indica a la MSS del Sistema Digital, que es momento de realizar la búsqueda del valor máximo y mínimo.
- Una vez finalizado el proceso de búsqueda de los valores máximo y mínimo, se activará la salida Done. El valor máximo se guardará en el RegistroMax y se presentará en su salida Qmax, por otro lado, el valor mínimo se guardará en el RegistroMin y se presentará en su salida Qmin.
- La señal Done, las salidas Qmax y Qmin se presentarán hasta que el usuario presione y suelte la tecla Start una vez, luego de lo cual la MSS regresará al estado inicial.
- a) Completar la partición funcional. En primer lugar, indicar el nombre de los bloques comparadores que usted utilizaría e indicar los bloques comparadores que no utilizaría. En segundo lugar, las señales de salida de los bloques comparadores que usted utilizará, ponerlos como entradas en la MSS (justifique su respuesta) [x%].
- b) Elaborar el diagrama de estados reducido de la MSS que gobierna el Sistema Digital para que realice las funcionalidades indicadas [x%].
- c) Finalmente, realizar la descripción en el código VHDL de la MSS [x%].
Resolución:
a) Completar la partición funcional. En primer lugar, indicar el nombre de los bloques comparadores que usted utilizaría e indicar los bloques comparadores que no utilizaría. En segundo lugar, las señales de salida de los bloques comparadores que usted utilizará, ponerlos como entradas en la MSS (justifique su respuesta) [x%].
b) Elaborar el diagrama de estados reducido de la MSS que gobierna el Sistema Digital para que realice las funcionalidades indicadas [x%].
c) Finalmente, realizar la descripción en el código VHDL de la MSS [x%].
Read related topics
- ⭐ 2021 Paper: Performance Comparison of Database Server based on #SoC #FPGA and #ARM Processor
- ⭐ 2021 Paper: #FPGA Based Meteorological Monitoring Station
- ⭐ 2020 Paper: Monitoring of system memory usage embedded in #FPGA
- ⭐ 2020 Paper: Implementation of a Classification System of #EEG Signals Based on #FPGA
- ⭐ 2019: Artificial Neural Network based #Accelerometer and #Gyroscope recognition for gesture communication (#InnovateFPGA)
- ✅ 2022PAO2: Examen 3ra Evaluación
- ✅ 2021PAO2: Examen 2da Evaluación
- ✅ 2021PAO2: Lección 2da Evaluación C6
- ✅ 2021PAO2: Examen 1ra Evaluación
- ✅ 2021PAO2: Lección 1ra Evaluación C2
- ✅ 2021 PAO1: Example, Max to Min ordering values in RAM memory
- ✅ 2021 PAO1: Example, Maximum number finder and repetition counter
- ✅ 2021 PAO1: Proyectos Propuestos
- ✅ 2020 PAO2: Examen 3ra Evaluación
- ✅ 2020 PAO2: Examen 2da Evaluación
- ✅ 2020 PAO2: Lección 2da Evaluación C4
- ✅ 2020 PAO2: Examen 1ra Evaluación
- ✅ 2020 PAO2: Lección 1ra Evaluación C1-2
- ✅ 2018 2T: Examen 3ra Evaluación
- ✅ 2018 2T: Examen 2da Evaluación
- ✅ 2018 2T: Lección 2da Evaluación
- ✅ 2018 2T: Examen 1ra Evaluación
- ✅ 2018 2T: Lección 1ra Evaluación
- ✅ 2018 1T: Examen 3ra Evaluación
- ✅ 2018 1T: Examen 2da Evaluación
- ✅ 2017 2T: Lección 2da Evaluación
- ✅ 2017 1T: Examen 2da Evaluación
- ✅ 2017 1T: Lección 2da Evaluación
- ✅ 2017 1T: Taller 2da Evaluación
- ✅ 2017 1T: Examen 1ra Evaluación
- ✅ 2016 2T: Lección 2da Evaluación
- ✅ 2016 2T: Ejercicios 2da Evaluación
- ✅ 2016 2T: Lección 1ra Evaluación (2)
- ✅ 2016 2T: Lección 1ra Evaluación (1)
- ✅ 2016 2T: Taller 1ra Evaluación
- ✅ 2016 2T: Ejercicios 1ra Evaluación (2)
- ✅ 2016 2T: Ejercicios 1ra Evaluación (1)
- ➡️ Example: Numeric Sequence Detector
- ➡️ Example: Efficient Number Sequence Detector
- ➡️ Example: set operations
- ➡️ Example: communication and checksum validation
- ➡️ Example: Sum of Products Karnaugh Map
- ➡️ Example: Multiplying 3x4 matrix by 4x3 matrix
- ➡️ Example: Consecutive 1's Counter
- ➡️ Example: Numeric Sequence Counter
- ➡️ Example: Serial communication receiver
- ➡️ Example: billing system for telephone booths
- ➡️ Example: Temperature Conditioner
- ➡️ Example: Access control system (2)
- ➡️ Example: Access control system (1)
Comentarios
Publicar un comentario