▷ SISTEMA MAPA DE #KARNAUGH SOP EN #VHDL CON #FPGA #DE0_NANO

⭐⭐⭐⭐⭐ SISTEMA  MAPA DE #KARNAUGH EN #VHDL CON #FPGA #DE0_NANO

Por:
Descripción:
Realizar el diseño de un SISTEMA MAPA DE KARNAUGH SOP. El sistema recibe una matrices MK(2X4) y luego procede a detectar el número de agrupaciones de unos y la cantidad de elementos de cada agrupación.

Ejemplo:
MK=[1 0 0 1;1 1 0 1] ;

DESCRIPCIÓN DE LAS SEÑALES DEL SISTEMA:
  • BitMK.- esta señal de 1 bit (0-1) permite el ingreso de cada uno de los bits de la matiz MK(i, j)=BitMK.
  • IngresoMatrizMK.- Esta señal deberá ser solicitada antes de presionar la tecla Start, la misma que permite el ingreso de los nbits de la MatrizMK.
  • LedStart.- Indica cuando ya se ha finalizado de ingresar el número de bits suficientes para completar una Matriz y por tanto se puede presionar la tecla Start.
  • Start.- Da inicio al proceso de detección de las agrupaciones de unos por SOP en la Matriz MK.
  • LedOK.- Led indicador de salida que da a conocer que la detección fue realizada con éxito.
  • IDGrupo.- Indica en número del grupo, para una matriz de 4x2 pueden existir desde 1 a 4 agrupaciones.
  • NumUnos.- Indica la cantidad de unos agrupados por cada ID de grupo.
  • BotonBit: permite el ingreso de los número entre 0-1.

DIAGRAMA DE BLOQUES:



CODIGOS VHDL:

LINK VIDEO:

Comentarios

Popular Posts

▷ Especificaciones del módulo ESP32

▷ #ESP32 - REAL-TIME CLOCK #RTC INTERNO

▷ #ESP32 - SINCRONIZAR RTC INTERNO CON SERVIDOR NTP

▷ #ESP32 - Display OLED 128x64

▷ #ESP32 - Over-The-Air programming #OTA

▷ SISTEMAS EMBEBIDOS, PROYECTOS PROPUESTOS (2021 PAO1)

▷ SOLUCIÓN EVALUACIÓN FUNDAMENTOS DE ELECTRICIDAD Y SISTEMAS DIGITALES, 1er Parcial (2021 PAO1)

▷ PROTEUS PCB DESIGN

▷ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 1, 1er Parcial (2021 PAE)

▷ SISTEMAS EMBEBIDOS, EJERCICIOS PROPUESTOS #1, 1er PARCIAL (2020 1er Término)