Translate

jueves, 8 de octubre de 2015

SISTEMA MULTIPLICADOR DE MATRICES 3X4 y 4X3 EN VHDL CON FPGA DE0-NANO

SISTEMA MULTIPLICADOR DE MATRICES 3X4 y 4X3 EN VHDL CON FPGA DE0-NANO

Por: Kerly Ochoa Erazo (kermaoch@espol.edu.ec) - Christian Sacarelo (csacarel@espol.edu.ec)

Descripción:
Se trata de ingresar de manera serial 2 matrices de 3x4 y 4x3, luego de esto proceder a multiplicarlas y mostrar su resultado de manera serial.

ARCHIVOS VHDL:
https://www.dropbox.com/sh/r0jcea6ujun1mlu/AAB1XH1_Ehsva-gl0Rd1cVEma?dl=0

LINK VIDEO
https://www.facebook.com/christian.sacarelo/videos/10208017464453689/