Translate

sábado, 19 de septiembre de 2015

Determinante de una matriz en VHDL con FPGA DE0-NANO

Determinante de una matriz en VHDL con FPGA DE0-NANO


Por: Misael Ortega (mjortega@espol.edu.ec) y Rutty Cedeño (rutacede@espol.edu.ec)
Descripción:
El circuito describe un sistema de cálculo de determinante de una matriz. El sistema recibe una matriz cuadrada A(3x3) y luego procede a calcular el determinante de dicha matriz.

El sistema se inicializa al ser presionado el botón NUEVA MATRIZ y espera a que sean ingresados los 9 valores del determinante, durante este tiempo y mientras queden valores por ser ingresados permanecerá encendido el led INGRESE_A , luego de que han sido ingresados todos los valores se debe presionar el botón START que a inicio al cálculo del determinante,Led_signo se enciende cuando el signo del determinante es negativo, mientras sea positivo permanecerá apagado. El sistema finaliza con ser presionado el botón FIN.
Reporte del Proyecto: 


Video del Proyecto: