▷ SOLUCIÓN LECCIÓN SISTEMAS DIGITALES 2, 2do Parcial (2021PAO2) C6



Problema #1 (50%) Dado el siguiente diagrama de un microprocesador genérico de 32 bits por instrucción de hasta 1023 instrucciones visto completamente en clase, que utiliza datos almacenados en memoria RAM (Register Files), como se muestra a continuación:

El set de instrucciones es la siguiente (OpCode):

Las operaciones que puede realizar la ALU son las siguientes:


Referencia: https://byterazor.federationhq.de/

Se ide:

  • Indicar el funcionamiento que realizan los bloques X & Y. Indicar los nombres de cada una de sus señales, así como una descripción detallada del propósito de cada una de ellas (20%).
  • Colocar las instrucciones en binario que debería tener la memoria ROM, para que el microprocesador sume todos los números de su matrícula de ESPOL (30%).


Respuesta:

A continuación, se presenta el resumen de las instrucciones y su respectivo Opcode:

Las instrucciones para una cedula de 10 (0-1-2-3-4-5-6-7-8-9) dígitos es la siguiente:



Problema #2: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias de Instrucciones de un microprocesador son ciertas?

  • Modificable en tiempo de ejecución
  • Modificable en tiempo de compilación
  • La única forma de acceder a los datos almacenados es usando punteros
  • Se puede especificar las direcciones de almacenamiento

Problema #3: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias EEPROM son ciertas

  • No presenta volatilidad de datos al apagar el microcontrolador
  • Es modificable en tiempo de compilación
  • No posee ciclos de lectura y escritura limitados
  • Para usar los datos almacenados, primero se requiere copiarlos en memoria SRAM
  • Direcciones de memoria no usadas están cargadas con 0x00 por default 

Problema #4: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias de datos (Register File) son ciertas

  • Memoria preferiblemente usada para almacenar grandes textos y datos no modificables 
  • Memoria preferiblemente usada para almacenar datos de configuración no volátiles 
  • Direcciones de memoria no usadas están cargadas con 0xFF por default
  • Volatilidad de datos al apagar el microcontrolador 
  • Modificable en tiempo de ejecución 

Problema #5: (20%) Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica:

Las FPGAs están en las tarjetas de desarrollo Altera Nios II Embedded Evaluation Kit (NEEK), la edición de Altera NEEK Cyclone III tiene un Cyclone III EP3C25F324 FPGA con 25,000 elementos lógicos y 594 Kbits Memoria incorporada, 32 MB DDR SDRAM, 1 MB SRAM, 16 MB Flash Intel P30 / P33, pantalla táctil de 800 X 480, Ethernet 10/100 Mbps, y conector PS2 y RS-232.

Desarrollar el diagrama de bloques basado en el NIOSii processor que considere debió utilizar Shen et Al. en cada una de las FPGA, basado en las siguientes especificaciones:

  • El JTAG UART proporciona la interfaz de puerto de depuración.
  • Se incluye un temporizador de alta resolución para medir el tiempo de ejecución del programa.
  • La E / S paralela (PIO) proporciona control y monitoreo al reloj.
  • Una o varias memorias compartidas están conectadas a cada subsistema Nios II. Estas memorias compartidas se configuran como Mailbox de hardware para las comunicaciones entre los procesadores en el mismo FPGA.
  • Entre todos los subsistemas Nios II en el mismo FPGA, hay uno que tiene un módulo de interfaz Ethernet.
  • El módulo de interfaz Ethernet consta de un controlador Direct Memory Access (DMA), una memoria de descriptor y el MAC de Ethernet.
  • El subsistema Nios II que tiene la interfaz Ethernet que actúa como una puerta de enlace para las comunicaciones entre FPGA en el sistema informático distribuido.
  • Todos los periféricos están conectados al procesador Nios II a través de la interfaz mapeada en memoria de Avalon.
  • La interfaz de transmisión de Avalon se utiliza para conectar el DMA al controlador Ethernet.

Referencia: Shen, H., & Qiu, Q. (2011, July). An FPGA-based distributed computing system with power and thermal management capabilities. In 2011 Proceedings of 20th International Conference on Computer Communications and Networks (ICCCN) (pp. 1-6). IEEE.

Se pide:

  • a) Proponer la realización del sistema descrito, pero ahora con un el microprocesador genérico de la pregunta 1 (10%).
    • Respuesta:


  • b) Indicar cuál de las siguientes gráficas corresponde al Diseño SoPC en las FPGAs propuesto por los autores (10%):
    • Respuesta:


Read related topics

Comentarios

Popular Posts

▷ Especificaciones del módulo ESP32

▷ #ESP32 - REAL-TIME CLOCK #RTC INTERNO

▷ #ESP32 - SINCRONIZAR RTC INTERNO CON SERVIDOR NTP

▷ #ESP32 - Display OLED 128x64

▷ #ESP32 - Over-The-Air programming #OTA

▷ SISTEMAS EMBEBIDOS, PROYECTOS PROPUESTOS (2021 PAO1)

▷ PROTEUS PCB DESIGN

▷ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 1, 1er Parcial (2021 PAE)

▷ #PROTEUS #PCB DESIGN (2020 PAO2)

▷ Instalación paso a paso de #ESP_IDF #ESPRESSIF 1/2