▷ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 1, 2do Parcial (2022 PAO 2)

⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 1, 2do Parcial (2022 PAO 2)

A continuación, se representa un Flip-Flop “SD” (FF-SD) el mismo que posee una señal de reloj “clk”, una señal para resetear el Flip-Flop llamada “resetn”, una entrada “S”, una entrada “D” y finalmente una salida “Q”. Como se muestra en la siguiente gráfica:

La siguiente tabla característica describe el funcionamiento del FF-SD:
Para realizar una conversión exitosa de un flip-flop “JK” (FF-JK) a un FF-SD, determinar cuáles de los siguientes códigos VHDL describen correctamente el funcionamiento de las señales “J” y “K”:
Las opciones son las siguientes:
  • a) J <= ‘0’ when (S&D = “11”) else ‘1’;
  • b) J <= ‘0’ when (S&D = “10”) else ‘1’;
  • c) J <= ‘0’ when (S&D = “01”) else ‘1’;
  • d) J <= ‘0’ when (S&D = “00”) else ‘1’;
  • e) K <= ‘0’ when (S&D = “11”) else ‘1’;
  • f) K <= ‘0’ when (S&D = “10”) else ‘1’;
  • g) K <= ‘0’ when (S&D = “01”) else ‘1’;
  • h) K <= ‘0’ when (S&D = “00”) else ‘1’;
Resolución:

J <= not(S) or not (D); entonces, J <= ‘0’ when (S&D = “11”) else ‘1’;
K <= S or D; entonces, K <= ‘0’ when (S&D = “00”) else ‘1’;

Comentarios

Popular Posts

▷ Especificaciones del módulo ESP32

▷ #ESP32 - REAL-TIME CLOCK #RTC INTERNO

▷ #ESP32 - SINCRONIZAR RTC INTERNO CON SERVIDOR NTP

▷ #ESP32 - Display OLED 128x64

▷ #ESP32 - Over-The-Air programming #OTA

▷ SISTEMAS EMBEBIDOS, PROYECTOS PROPUESTOS (2021 PAO1)

▷ SOLUCIÓN EVALUACIÓN FUNDAMENTOS DE ELECTRICIDAD Y SISTEMAS DIGITALES, 1er Parcial (2021 PAO1)

▷ PROTEUS PCB DESIGN

▷ SOLUCIÓN EVALUACIÓN SISTEMAS EMBEBIDOS, 1er Parcial (2020 PAO 2)

▷ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 1, 1er Parcial (2021 PAE)